DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

10395800

Basic Patent (No, Kind, Date): JP 4058563 A2 920225 <No. of Patents: 001> MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): TAKENAKA SATOSHI

IPC: \*H01L-029/784; H01L-021/20; H01L-021/84

CA Abstract No: 117(08)081691K Derwent WPI Acc No: C 92-187187 JAPIO Reference No: 160259E000162 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

**JP 4058563** A2 920225 JP 90170506 A 900628 (BASIC)

Priority Data (No,Kind,Date): JP 90170506 A 900628 DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03693463

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

**04-058563** [JP 4058563 A]

PUBLISHED:

February 25, 1992 (19920225)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

JP (Japan)

APPL. NO.:

02-170506 [JP 90170506]

FILED:

June 28, 1990 (19900628)

INTL CLASS:

[5] H01L-029/784; H01L-021/20; H01L-021/84

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1215, Vol. 16, No. 259, Pg. 162, June

11, 1992 (19920611)

#### **ABSTRACT**

obtain a hydrogeneration method which is rich in mass PURPOSE: an unsingle crystal hydrogeneration performing of production semiconductor thin film and growth of a solid phase of a hydrogenation silicon thin film, enabling a film whose hydrogen diffusion coefficient is lower than that of silicon dioxide to be eliminated, and by patterning the silicon thin film for obtaining a gate electrode.

CONSTITUTION: In a manufacture of a thin film semiconductor device with an unsingle crystal semiconductor thin film, a gate insulating film, and a gate electrode, the following processes are provided, namely a process for forming an unsingle crystal semiconductor thin film on an insulating substrate, a process for forming a gate insulating film, a process for forming a amorphous silicon hydride thin film on the gate insulating film and then forming a film with a film whose hydrogen diffusion coefficient is lower than that of silicon dioxide, a process for hydrogenerating the unsingle crystal semiconductor thin film by performing heat treatment within a temperature range of 300-600 deg.C and at the same time for performing solid phase growth of the amorphous silicon hydride thin film, a process for eliminating a film whose hydrogen diffusion coefficient is lower than that of silicon dioxide, and a process for patterning the amorphous silicon hydride thin film for forming the gate electrode.

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平4-58563

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)2月25日

29/784 H 01 L 21/20 21/84

9171-4M 7739 - 4M

9056 - 4M

3 1 1

H 01 L 29/78 審査請求 未請求 請求項の数 5

(全6頁)

薄膜半導体装置の製造方法 60発明の名称

> 平2-170506 @特

平2(1990)6月28日 20出

中 @発 明 者 竹

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会补内

セイコーエブソン株式 頣 创出

東京都新宿区西新宿2丁目4番1号

会社

弁理士 鈴木 喜三郎 何代 理

外1名

明細書

1. 発明の名称

薄雌半導体装置の製造方法

#### 2. 特許請求の範囲

非単結晶半導体導膜とゲート絶縁膜とゲ - ト 電 極 を 有 す る 薄 膜 半 導 体 装 置 の 製 造 方 法 に お 絶縁基板上に非単結晶半導体薄膜を形成す る工程と、ゲート絶縁度を形成する工程と、 酸ゲ - ト絶縁 膜上に水素化非晶質シリコン得膜を成膜 続いて水素の拡散係数が二酸化珪素よりも低 い膜を成膜する工程と、300℃~600℃の温 度範囲で熱処理することにより前記非単結晶半導 体薄膜を水素化するとともに前記水素化非晶質シ リコン摶膜を固相成長させる工程と、前記水素の 拡散係数が二酸化珪素よりも低い膜を除去する工 程と、前記水素化非品質シリコン薄膜をパターニ ングしてゲート電極とする工程を少なくとも含む ことを特徴とする存践半導体装置の製造方法。

- 前記水素化非晶質シリコン得膜は、 不純 物としてリンあるいはポロンを含むことを特徴と する請求項1記載の存膜半導体装置の製造方法。
- 前記水素の拡散係数が二酸化珪素よりも 低い膜は窒化珪素膜であることを特徴とする請求 項1記載の薄膜半導体装置の製造方法。
- 前記水素の拡散係数が二酸化珪素よりも 低い膜はクロムあるいはアルミニウム等の金属で あることを特徴とする請求項1記載の薄膜半導体
- 前記ゲート電極をマスクとして自己整合 的にソース部及びドレイン部を形成することを特 欲とする請求項1記載の薄膜半導体装置の製造方
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、 寝殿半導体装置の製造方法に関わり、 特にトラップ密度の少ない多結晶シリコン薄膜半 導体装置の製造方法に関する。

### 〔従来の技術〕

非晶質シリコン溶膜あるいは多結晶シリコン溶 護等のような非単結晶半導体溶膜には、 ダングリ ングポンドが多数存在する。 たとえば、 多結晶シ リコン溶膜に関しては、 結晶粒界に存在するダン グリングポンド等の欠陥が、 キャリアに対するト ラップ単位となりキャリアの伝導に対して障壁と して働く。 (J. Y. W. Set O, J. APP 1. Phys. , 46, p5247(1975))

多結晶シリコン薄膜トランジスタのON電流I
。nは次式で表される。

ここで l は結晶粒径、 N t は結晶粒界に存在する T r a p 密度、 k はポルツマン定数、 T は温度、 A は比例定数を表している。 (J. Le v i n s o n, J. A p p l. P h y s. 53 (2), p

ダメージによりトランジスター特性のシフトという問題が存在する。

本発明は、簡単な方法でかつプラズマダメージ 等のプロセス上の問題点を解決しより量産性に富 んだ水素化方法を提供することを目的とするもの である。

### [課題を解決するための手段]

本発明の薄膜半導体等度とゲートを設定したが、 (11) 電子等はは、 (11) 電子等はないである。 (11) 電子等はないである。 (11) 電子をおいる。 (11) 電子を表する。 (

1 1 9 3、 (1 9 8 2 ))。 前記水業を添加して 欠陥を低減させると言うことは、 (1) 式におい て N tを小さくすることである。 従って、 多結晶 シリコン薄膜トランジスタの性能を向上させる為 には、前記欠陥を低減させる必要がある。 (J. A p p 1、 P h y s. , 5 3 (2), p 1 1 9 3 (1 9 8 2))。

### [発明が解決しようとする課題]

てゲート電極とする工程を少なくとも含むことを 特徴とする。

- (2) 前記水素化非晶質シリコン薄膜は、 不純物としてリンあるいはポロンを含むことを特徴と する
- (3) 前記水素の拡散係数が二酸化珪素よりも 低い膜は窒化珪素膜であることを特徴とする。
- (4) 前記水素の拡散係数が二酸化珪素よりも低い膜はクロムあるいはアルミニウム等の金属であることを特徴とする。
- (5) 前記ゲート電極をマスクとして自己整合 的にソース部及びドレイン部を 形成することを特徴とする。

#### [実施例]

第1回(a)に於て、1-1は非晶質絶縁基板である。石英基板あるいはガラス基板などが用いられる。SiOiで獲われたSi基板を用いることもある。石英基板あるいはSiOzで覆われたSi基板を用いる場合は1200℃の高温プロセスにも耐えることができるが、ガラス基板を用い

る場合は軟化温度が低いために約600℃以下の 低温プロセスに制限される。また、ガラス基板は、 酸化膜あるいは窒化膜でコーティングして基板から の不純物のしみだしを防止して用いられることも ある。はじめに非晶質絶縁基板1-1上に&-5 i膜1-2を堆積させる。 該α-Si膜1-2は 一様で、 微小な結晶子は含まれておらず結晶成長 の核が全く存在しないことが望ましい。 堆積方法 としてはEB (Électron Beam)蒸 着法やスパック法やCVD法や光CVD法やプラ ズマCVD法がある。 プラズマCVD法は、光起 電力素子や、フォトダイオードや、 感光ドラムな どを作製する場合によく用いられる方法である。 a‐Si: H膜を堆積させるには、シランガス( SiH゚) をヘリウムガス (H゚) あるいは水素ガ ス ( H ₂ ) で適した濃度に希釈し、 高周波電圧を印 加して、 分解堆積させる。 ブラズマCVD法の場 合は、基板温度が500℃以下でも成膜できる。 前記シランガスの代わりにジシランガスあるいは トリシランガスを用いると、さらに低い差板温度

また、 シリコン薄膜 1 - 2 は減圧 C V D 法や M B E 法などで成膜された p o l y - S i 膜であっ てもかまわない。

次に前記固相成長したシリコン薄膜 1 - 3 をフォトリソグラフィ法により パターニングして 第 1 図 (c) に示すように島状にする。

大に第1回(d)に示さる。 が出版1-4を形成する。 数が一トははアロスは、 が一トははアロスは、 が一トははアロスは、 が一方る。 が一トははアロスは、 が一方のは、 が一方のは、 が一方のは、 が一方のは、 が一方のは、 が一方のは、 が一方のは、 が一方のでは、 が一方ででより、 がででする。 がででより、 がでいまする。 がは、 がでいまする。 がは、 がれたがでより、 がでいまする。 がは、 がれたがでいまする。 がは、 がれたがに、 でも成膜することが可能となる。 また、デボ直前に水素プラズマあるいはアルゴンプラズマ処理を行えば、 基板表面の清浄化と成膜を連続的に行うことができる。 その後、 4 0 0 ℃~5 0 0 ℃のアニールを行い非晶質シリコン薄膜から水素を放出させる。

次に、前記シリコン薄膜1~2を固相成長させる。 固相成長方法は、石英管による炉アニールが便利である。 アニール雰囲気としては、 窒素ガス、水素ガス、アルゴンガス、 へりウムガスなどを用いる。 1×10~0から1×10~10Torrの高度空野囲気でアニールを行ってもよい。 固相成長でアニールでは選択で、 結晶方位を持つ結晶粒のみがない。 しいもゆっくりと大きく成長する。 第1 図(b)において、1~3は固相成長したシリコン薄膜を示している。

なお、 シリコン得限 1 - 2 の成膜と固相成長は 真空を破らずに連続で行なってもかまわない。

第1図(d)は、 熱酸化法によってゲート酸化膜 を形成した場合の実施例について説明している。 · 次に、 第1回(e)に 示されるように、 ブラズ マCVD装置を用い、 フォスフィンガス (PHュ) とシランガスあるいはジボランガス (B2H4)と シランガスとの混合ガスをグロー放電分解するこ とによってn型あるいはp型の水素化非晶質シリ コン輝膜1~5を成膜する。 前記シランガスの代 わりにジシランガス (SizH。) あるいはトリシ ランガス (SiヵH。) を用いてもよい。 また前記 混合ガスを水素ガスによって希釈してもよい。 膜 厚は2000人~5000人が適している。 成膜 時の前記ガスの液量比を変えることにより、 前記 水素化非晶質シリコン薄膜1-5に含まれるリン やポロン等の不統物量や水素量を制御することが 出来る。前記不純物は1~10atomic%程 度、水素は1~20atomic%程度含んだ水 素化非晶質シリコン薄膜を成膜する。

続いて、 水素の拡散係数が二酸化珪素に置ける 水素の拡散係数よりも小さい材質のキャップ 図 1 - 6を成膜する。材料としては、クロムやアルミニウム等の金属膜あるいは窒素珪素を用いる。クロムやアルミニウム等の金属膜はEB蒸 法やスパッタ法等の方法で成膜するのが簡単である。膜厚は岩よそ100人以上あればよい。また、窒化珪素膜はブラズマCVD法によりシランガスとアンモニアガス(NHi)との混合ガスをグロー放電分解して成膜するのが低温で出来る適した方法である。

次に、N₂ガス雰囲気中において300℃~600℃の温度でアニールする。水素化非晶質シリコン薄膜は熱処理温度に対して3個の明確な水素脱離ピークを有してなり、その低温倒のピークが知られている。前記の温度で発処理を行なうとが知れている。前記の温度で熱処理を行なうと水素が脱離すると同時に固相成長し、1-5は不素が脱離すると、カラに関し、1-5は不素が放出されるが、上酸化珪素膜(SiO₂)で構成されたゲート酸化膜1-4に比べて前記キャップ膜1-6における

加固相成長シリコン関1 - 5 をフォトリソグラフィ法によりパターニング し、ゲート電極1 - 7 を形成する。

続いて第1図(1)に示すように、前記ゲート 電極1-7をマスクとして不純物をイオン注入し、 自己整合的にソース領域1~8およびドレイン領 城1-9を形成する。前記不純物としては、Nc h トランジスタを作製する場合は P・あるいは A s· を用い、 P c h トランジスタを作製する場合 はB・等を用いる。 その後、 基板の素子側からラ ンプあるいは赤外線ランプを照射して前記不純物 を活性化させる。 前記二層ゲート電極がランプの の光エネルギーを吸収するのでシリコン薄膜1~ 3 は加熱されない。 不純物添加方法としては、 イ オン注入法の他に、 レーザードーピング法あるい はプラズマドーピング法などの方法がある。 これ 5 の方法ではドーピングされたときに不統物 は活 性化されている。 1-10で示される矢印は不統 物のイオンビームを表している。 不純物温度は、 1×1015から1×1028cm-3程度とする。

水素の拡散係数は小さいので、脱離した水素はゲート酸化度1-4を透過してシリコン薄膜1-3の中に拡散する。 模式図を第2図に示す。 2-1は絶縁基板、2-2はシリコン薄膜、2-3はゲート酸化膜、2-4は不純物添加水素化非晶質シリコン薄膜、2-5は水素の拡散係数が二酸化発素よりも小さい膜で形成されたキャップ膜である。 図中に黒丸で水素イオンを表した。 矢印はアニール中の水素イオンの動きを示している。

従って、第1図においてシリコン薄度1-3に存在するダングリングボンドや界面単位に水素が結合し、トラップ密度が減少する。その結果、(1)式に示されるとおり、Ionが増大し、TFT特性が改善される。

次に、第1図(g)に示すように、前記キャップ膜1-6を除去する。 窒化膜は熱リン酸等をもちいてエッチングする。 クロムやアルミニュウム等の金属膜はリン酸と硝酸と酢酸の混合液等をもちいてエッチングする。

次に第1図(h)に示されるように、 不純物征

続いて第1図())に示されるように、 層間絶縁膜 1 - 1 1 を積層する。 該層間絶縁膜材料としては、酸化膜あるいは窒化膜などを用いる。 絶縁性が良好ならば膜厚はいくらでもよいが、 数千人から数μm程度が普通である。 窒化膜の形成方法としては、 LPCVD法あるいはプラズマCVD法などが簡単である。 反応には、 アンモニアガス (NH1) とシランガスと窒素ガスとの混合ガス、あるいはシランガスと窒素ガスとの混合ガスなどを用いる。

次に第1回(k)に示すように、前記層間絶縁 膜及びゲート絶縁度にコンタクトホールを形成し、 コンタクト電極を形成しソース電極1-12およ びドレイン電極1-13とする。 該ソース電極及 びドレイン電極は、アルミニュウムなどの金属材 科で形成する。この様にして得度トランジスタが 形成される。

### .[発明の効果]

従来の水素プラズマ方法では、 高周波質界により 励起された水素イオンに起因したゲート酸化膜

のチャージアップと基板加熱とによるダメージが 生じTFT特性がシフトして著しく劣化するとい う問題点があった。

さらに、 程源電圧の低減、 消収電流の低減、 信頼性の向上に対して大きな効果がある。 また、 6 0 0 で以下の低温プロセスによる作製も可能なので、アクティブマトリクス基板の低価格化及び大面積化に対してもその効果は大きい。

で固相成長している。 さらに、 不純物を 含んでいる ためより大きな結晶 粒径に成長しており、 比抵抗率も非常に小さくなっている。 本発明では、 この様な比抵抗率の非常に小さい固相成長シリコン 羽腰を用いてゲート 超低としている。 従って、 アクティブマトリックス 基板に本発明を応用すると、ゲート線の配線抵抗の低減に大きな効果がある。

本発明によって海膜トランジスタを作成すると、 優れた特性が得られる。 従来に比べて、 海膜トラ ンジスタのON 電流は増大しOFF電流は小さく なる。 またスレッシュホルド電圧も小さくなりト ランジスタ特性が大きく改善される。

非晶質絶縁基板上に優れた特性の解膜トランジスタを作裂することが可能となるので、 ドライバー回路を同一基板上に真取したアクティブマトリクス基板に応用した場合にも十分な高速動作が実現される。 ゲート配縁抵抗もきわめて小さく なるので基板の大面積化にも大きな効果が期待される。

この他、 高精細液晶テレビあるいは駆動回路を 同一基板上に真積したサーマルヘッドへの応用も 可能となる。

石英基板やガラス基板だけではなく、ザファイア基板(AlzOi)あるいはMgO·AlzOi,BP, CaF:等の結晶性絶級基板も用いることができる。

以上実施例では溶膜トランジスタを例として説明したが、 通常のMOSトランジスタやバイ ニラトランジスタ あるいはヘテロ接合バイボーラトランジスタなど溶膜を利用した発子に対して発売ができる。 また、 三次 元デバイスのような SOI技術を利用した発子に対しても、本発明を応用することができる。

なお実施例では、非晶質半単体符膜の形成方法としてプラズマ C V D 装証を用いた場合について説明したが、 E B 蒸む法やスパッタ法や減圧 C V D 法等他の方法を用いることもできる。 また、 固相成長やゲート酸化を同一チェンバー内で行うとして説明したが、 基板を大気に取り出さなければ

別のチェンバーを用いても問題はない。

## 4. 図面の簡単な説明

第1図(a)から(k)は、本発明の実施例を 示す工程断面図である。

第2回は、アニールによる不純物添加非品質シリコン得膜中の水素イオンの動きを示す断面図である。

1-1; 绝绿基板

1-3 : シリコン存膜

1-4; ゲート酸化膜

1-5 ; 不統物添加非品質シリコン何

膜

1-6 ; キャップ膜

以上





